

淡江大學 108 學年度第 1 學期課程教學計畫表

| | | | |
|--|---|---|--------------------------|
| 課程名稱 | 數位系統實驗 | 授課 教師 | 蔡憶佳 ISAAC YIHJIA TSAI |
| | DIGITAL SYSTEMS LAB. | | |
| 開課系級 | 資工三A | 開課 資料 | 實體課程 必修 單學期 1學分 |
| | TEIXB3A | | |
| 系 (所) 教育目標 | | | |
| <p>一、通達專業知能。</p> <p>二、熟練實用技能。</p> <p>三、展現創意成果。</p> | | | |
| 本課程對應院、系(所)核心能力之項目與比重 | | | |
| C. 資訊系統實作能力。(比重：100.00) | | | |
| 本課程對應校級基本素養之項目與比重 | | | |
| 2. 資訊運用。(比重：100.00) | | | |
| 課程簡介 | <p>本課程主要訓練學生可以利用電腦輔助設計工具(EDA)進行數位電路設計，除了在電腦進行模擬，同時將所設計的電路利用Quartus II載入PLD或FPGA，學習硬體描述語言(HDL)、數位電路的暫存器，計數器，ALU與算數處理器。</p> | | |
| | <p>The main goals of this course are (1) teach students using EDA tools to design digital circuits, including simulate the behavior of the designed circuits on computers (2) mapping of a design into PLDs or FPGAs by Quartus II, (3) using hardware description language to design register, counter, simple ALU and arithmetic processor.</p> | | |
| 本課程教學目標與認知、情意、技能目標之對應 | | | |
| <p>將課程教學目標分別對應「認知 (Cognitive)」、「情意 (Affective)」與「技能(Psychomotor)」的各目標類型。</p> <p>一、認知(Cognitive)：著重在該科目的事實、概念、程序、後設認知等各類知識之學習。</p> <p>二、情意(Affective)：著重在該科目的興趣、倫理、態度、信念、價值觀等之學習。</p> <p>三、技能(Psychomotor)：著重在該科目的肢體動作或技術操作之學習。</p> | | | |
| 序號 | 教學目標(中文) | 教學目標(英文) | |
| 1 | 硬體描述語言入門 | introduction to hardware description language | |
| | | | |

| | | |
|---|--------------------|---|
| 2 | 正反器設計 | flip-flop design |
| 3 | 認識可程式規劃元件PLD, FPGA | programmable logic device: PLD and FPGA |
| 4 | 暫存器設計 | register design |
| 5 | 狀態機設計 | state machine design |
| 6 | 計數器設計 | counter design |
| 7 | ALU設計 | ALU design |
| 8 | DATA PATH設計 | Data Path design |

教學目標之目標類型、核心能力、基本素養教學方法與評量方式

| 序號 | 目標類型 | 院、系(所) 核心能力 | 校級 基本素養 | 教學方法 | 評量方式 |
|----|------|----------------|------------|------|------|
| 1 | 認知 | C | 2 | 講述 | 測驗 |
| 2 | 認知 | C | 2 | 講述 | 測驗 |
| 3 | 認知 | C | 2 | 講述 | 測驗 |
| 4 | 認知 | C | 2 | 講述 | 測驗 |
| 5 | 認知 | C | 2 | 講述 | 測驗 |
| 6 | 認知 | C | 2 | 講述 | 測驗 |
| 7 | 認知 | C | 2 | 講述 | 測驗 |
| 8 | 認知 | C | 2 | 講述 | 測驗 |

授課進度表

| 週次 | 日期起訖 | 內容 (Subject/Topics) | 備註 |
|----|-------------------------|---------------------|----|
| 1 | 108/09/09~ 108/09/15 | Verilog HDL基本語法(一) | |
| 2 | 108/09/16~ 108/09/22 | Verilog HDL基本語法(二) | |
| 3 | 108/09/23~ 108/09/29 | 組合電路-解碼器和編碼器 | |
| 4 | 108/09/30~ 108/10/06 | 組合電路-多工器和解多工器 | |
| 5 | 108/10/07~ 108/10/13 | RS正反器 | |
| 6 | 108/10/14~ 108/10/20 | JK正反器, D、T正反器 | |
| 7 | 108/10/21~ 108/10/27 | 主僕、觸發正反器 | |
| 8 | 108/10/28~ 108/11/03 | 可程式規劃元件PLD, FPGA | |

| | | | |
|--------------|-------------------------|--|--|
| 9 | 108/11/04~ 108/11/10 | 上機考試 | |
| 10 | 108/11/11~ 108/11/17 | 期中考試週 | |
| 11 | 108/11/18~ 108/11/24 | 激勵表 | |
| 12 | 108/11/25~ 108/12/01 | 狀態機 | |
| 13 | 108/12/02~ 108/12/08 | 暫存器, 位移暫存器 | |
| 14 | 108/12/09~ 108/12/15 | 計數器, BCD計數器 | |
| 15 | 108/12/16~ 108/12/22 | ALU設計(+-* / 邏輯, 左移, 右移, 左旋轉, 右旋轉, 旗號) | |
| 16 | 108/12/23~ 108/12/29 | DATA PATH設計 | |
| 17 | 108/12/30~ 109/01/05 | 上機考試 | |
| 18 | 109/01/06~ 109/01/12 | 期末考試週(本學期期末考試日期為:109/1/3-109/1/9) | |
| 修課應 注意事項 | | | |
| 教學設備 | | 電腦、投影機 | |
| 教科書與 教材 | | 自製講義 | |
| 參考文獻 | | 系統晶片設計 使用QuartusII | |
| 批改作業 篇數 | | 篇 (本欄位僅適用於所授課程需批改作業之課程教師填寫) | |
| 學期成績 計算方式 | | ◆出席率： 20.0 % ◆平時評量：30.0 % ◆期中評量：25.0 % ◆期末評量：25.0 % ◆其他〈 〉： % | |
| 備考 | | 「教學計畫表管理系統」網址： https://info.ais.tku.edu.tw/csp 或由教務處 首頁→教務資訊「教學計畫表管理系統」進入。 ※不法影印是違法的行為。請使用正版教科書，勿不法影印他人著作，以免觸法。 | |