

淡江大學 103 學年度第 1 學期課程教學計畫表

課程名稱	數位系統實驗	授課 教師	黃心嘉 HWANG SHIN-JIA
	DIGITAL SYSTEMS LAB.		
開課系級	資工三A	開課 資料	必修 單學期 1學分
	TEIXB3A		
系（ 所 ） 教 育 目 標			
一、通達專業知能。 二、熟練實用技能。 三、展現創意成果。			
系（ 所 ） 核 心 能 力			
A. 程式設計應用能力。 B. 數學推理演繹能力。 C. 資訊系統實作能力。 D. 網路技術應用能力。 E. 資訊技能就業能力。			
課程簡介	本課程主要訓練學生可以利用電腦輔助設計工具(EDA)進行數位電路設計，除了在電腦進行模擬，同時將所設計的電路利用Quartus II載入PLD或FPGA，學習硬體描述語言(HDL)、數位電路的暫存器，計數器，ALU與算數處理器。		
	The main goals of this course are (1) teach students using EDA tools to design digital circuits, including simulate the behavior of the designed circuits on computers (2) mapping of a design into PLDs or FPGAs by Quartus II, (3) using hardware description language to design register, counter, simple ALU and arithmetic processor.		

本課程教學目標與目標層級、系(所)核心能力相關性

一、目標層級(選填)：

- (一)「認知」(Cognitive 簡稱C)領域：C1 記憶、C2 瞭解、C3 應用、C4 分析、C5 評鑑、C6 創造
- (二)「技能」(Psychomotor 簡稱P)領域：P1 模仿、P2 機械反應、P3 獨立操作、P4 聯結操作、P5 自動化、P6 創作
- (三)「情意」(Affective 簡稱A)領域：A1 接受、A2 反應、A3 重視、A4 組織、A5 內化、A6 實踐

二、教學目標與「目標層級」、「系(所)核心能力」之相關性：

- (一)請先將課程教學目標分別對應前述之「認知」、「技能」與「情意」的各目標層級，惟單項教學目標僅能對應C、P、A其中一項。
- (二)若對應「目標層級」有1~6之多項時，僅填列最高層級即可(例如：認知「目標層級」對應為C3、C5、C6項時，只需填列C6即可，技能與情意目標層級亦同)。
- (三)再依據所訂各項教學目標分別對應其「系(所)核心能力」。單項教學目標若對應「系(所)核心能力」有多項時，則可填列多項「系(所)核心能力」。(例如：「系(所)核心能力」可對應A、AD、BEF時，則均填列。)

序號	教學目標(中文)	教學目標(英文)	相關性	
			目標層級	系(所)核心能力
1	1.硬體描述語言入門	1.Introduction to hardware description language	C3	C
2	2 正反器設計	2. flip-flop design	C4	C
3	3認識可程式規劃元件PLD, FPGA	3. programmable logic device: PLD and FPGA	C4	C
4	4暫存器設計	4. register design	C4	C
5	5狀態機設計	5.State machine design	C4	C
6	6計數器設計	6.Counter design	C4	C
7	7 ALU設計	7.ALU design	C4	C
8	8 DATA PATH設計	8. Data Path design	C4	C

教學目標之教學方法與評量方法

序號	教學目標	教學方法	評量方法
1	1.硬體描述語言入門	講述、實作	紙筆測驗、實作、報告、上課表現
2	2 正反器設計	講述、實作	紙筆測驗、實作、報告、上課表現
3	3認識可程式規劃元件PLD, FPGA	講述、實作	紙筆測驗、實作、報告、上課表現
4	4暫存器設計	講述、實作	紙筆測驗、實作、報告、上課表現
5	5狀態機設計	講述、實作	紙筆測驗、實作、報告、上課表現

6	6計數器設計	講述、實作	紙筆測驗、實作、報告、上課表現
7	7 ALU設計	講述、實作	紙筆測驗、實作、報告、上課表現
8	8 DATA PATH設計	講述、實作	紙筆測驗、實作、報告、上課表現

本課程之設計與教學已融入本校校級基本素養

淡江大學校級基本素養	內涵說明
◇ 全球視野	培養認識國際社會變遷的能力，以更寬廣的視野了解全球化的發展。
◆ 資訊運用	熟悉資訊科技的發展與使用，並能收集、分析和妥適運用資訊。
◇ 洞悉未來	瞭解自我發展、社會脈動和科技發展，以期具備建構未來願景的能力。
◇ 品德倫理	了解為人處事之道，實踐同理心和關懷萬物，反省道德原則的建構並解決道德爭議的難題。
◆ 獨立思考	鼓勵主動觀察和發掘問題，並培養邏輯推理與批判的思考能力。
◇ 樂活健康	注重身心靈和環境的和諧，建立正向健康的生活型態。
◆ 團隊合作	體察人我差異和增進溝通方法，培養資源整合與互相合作共同學習解決問題的能力。
◇ 美學涵養	培養對美的事物之易感性，提升美學鑑賞、表達及創作能力。

授 課 進 度 表

週次	日期起訖	內 容 (Subject/Topics)	備 註
1	103/09/15~ 103/09/21	Verilog HDL基本語法(一)	
2	103/09/22~ 103/09/28	Verilog HDL基本語法(二)	
3	103/09/29~ 103/10/05	組合電路-解碼器和編碼器	
4	103/10/06~ 103/10/12	組合電路-多工器和解多工器	
5	103/10/13~ 103/10/19	RS正反器	
6	103/10/20~ 103/10/26	JK正反器，D、T正反器	
7	103/10/27~ 103/11/02	主僕、觸發正反器	
8	103/11/03~ 103/11/09	可程式規劃元件PLD, FPGA	
9	103/11/10~ 103/11/16	上機考試	

10	103/11/17~ 103/11/23	期中考試週	
11	103/11/24~ 103/11/30	激勵表	
12	103/12/01~ 103/12/07	狀態機	
13	103/12/08~ 103/12/14	暫存器，位移暫存器	
14	103/12/15~ 103/12/21	計數器，BCD計數器	
15	103/12/22~ 103/12/28	ALU設計(+-* / 邏輯，左移，右移，左旋轉，右旋轉，旗號	
16	103/12/29~ 104/01/04	DATA PATH設計	
17	104/01/05~ 104/01/11	上機考試	
18	104/01/12~ 104/01/18	期末考試週	
修課應 注意事項			
教學設備		電腦、投影機	
教材課本		自製講義	
參考書籍		系統晶片設計 使用QuartusII	
批改作業 篇數		篇（本欄位僅適用於所授課程需批改作業之課程教師填寫）	
學期成績 計算方式		◆出席率： % ◆平時評量：20.0 % ◆期中評量：25.0 % ◆期末評量：25.0 % ◆其他〈平時作業與小考〉：30.0 %	
備 考		「教學計畫表管理系統」網址： http://info.ais.tku.edu.tw/csp 或由教務處 首頁〈網址： http://www.acad.tku.edu.tw/CS/main.php 〉業務連結「教師教學 計畫表上傳下載」進入。 ※不法影印是違法的行為。請使用正版教科書，勿不法影印他人著作，以免觸法。	