

# 淡江大學101學年度第1學期課程教學計畫表

課程名稱	數位系統實驗	授課教師	潘孟鉉 MENG-SHINAN PAN
	DIGITAL SYSTEMS LAB.		
開課系級	資工三E	開課資料	必修 單學期 1學分
	TEIXB3E		

## 系（所）教育目標

- 一、傳授專業知識-教導學生資訊技術的基本原理與應用實務的專業知能。
- 二、訓練實用技能-教導學生如何執行與驗證各項實驗，其中包括問題之分析與解決方法、資料的蒐集、維護、管理，以及理論的測試。
- 三、啟發創新思維-教授學生分析、設計、實作與數學等方面的資訊基礎能力，和有解決科學、工程、企業等上各種問題所需要的獨立思考與創新能力。
- 四、表現人格特質-使學生能以他/她們的忠誠、剛毅、樸實、專注、厚道等個人特質與專業技能獲得主管與同儕認同。
- 五、培養團隊精神-訓練學生具有組織能力與溝通技術，讓他/她們能具有融入企業團隊的適應力，並具有發揮與指揮團隊力量來解決相關之專案問題。
- 六、營造國際視野-順應全球化的趨勢，營造國際化的學習環境與機會，教育學生不斷的自我成長，吸收國內外新的知識，在未來的領域中成為一位具有國際視野與領導能力的專業人才。

## 系（所）核心能力

- A. 具有程式設計、系統軟體與軟體應用的知識，並應用於系統分析、設計與應用的能力。
- B. 具有計算機硬體設計、資訊網路與通訊的專業知識，並能應用解決工程問題的能力。
- C. 具有資訊工程所需的數學、科學與工程知識的能力。
- D. 具有邏輯思考、問題分析、實驗執行、數據解釋與推導演繹的能力，並用於規劃與發展資訊系統。
- E. 具備良好的口語與書面之溝通技巧，並具有計畫書撰寫、專案執行與時程管理的能力。
- F. 培養團隊合作的精神與能力，並具有專業及倫理的責任。
- G. 應用外語能力於學習與交流，並具有國際觀。
- H. 具備人文素養，能夠瞭解社會生態及資訊產業發展的脈動。
- I. 瞭解終身學習的重要，並持續培養自我學習的能力。

本課程主要訓練學生可以利用電腦輔助設計工具(EDA)進行數位電路設計，除了在電腦進行模擬，同時將所設計的電路利用Quartus II載入PLD或FPGA，學習硬體描述語言(HDL)、數位電路的暫存器，計數器，ALU與算數處理器。

## 課程簡介

	The main goals of this course are (1) teach students using EDA tools to design digital circuits, including simulate the behavior of the designed circuits on computers (2) mapping of a design into PLDs or FPGAs by Quartus II, (3) using hardware description language to design register, counter, simple ALU and arithmetic processor.
--	--

### 本課程教學目標與目標層級、系(所)核心能力相關性

#### 一、目標層級(選填)：

(一)「認知」(Cognitive 簡稱C)領域：C1 記憶、C2 瞭解、C3 應用、C4 分析、

C5 評鑑、C6 創造

(二)「技能」(Psychomotor 簡稱P)領域：P1 模仿、P2 機械反應、P3 獨立操作、  
P4 聯結操作、P5 自動化、P6 創作

(三)「情意」(Affective 簡稱A)領域：A1 接受、A2 反應、A3 重視、A4 組織、  
A5 內化、A6 實踐

#### 二、教學目標與「目標層級」、「系(所)核心能力」之相關性：

(一)請先將課程教學目標分別對應前述之「認知」、「技能」與「情意」的各目標層級，惟單項教學目標僅能對應C、P、A其中一項。

(二)若對應「目標層級」有1~6之多項時，僅填列最高層級即可(例如：認知「目標層級」對應為C3、C5、C6項時，只需填列C6即可，技能與情意目標層級亦同)。

(三)再依據所訂各項教學目標分別對應其「系(所)核心能力」。單項教學目標若對應「系(所)核心能力」有多項時，則可填列多項「系(所)核心能力」。

(例如：「系(所)核心能力」可對應A、AD、BEF時，則均填列。)

序號	教學目標(中文)	教學目標(英文)	相關性	
			目標層級	系(所)核心能力
1	硬體描述語言入門	introduction to hardware description language	C3	ACDE
2	正反器設計	flip-flop design	C4	ACDE
3	認識可程式規劃元件PLD, FPGA	programmable logic device: PLD and FPGA	C4	ACDE
4	暫存器設計	register design	C4	ACDE
5	狀態機設計	state machine design	C4	ACDE
6	計數器設計	counter design	C4	ACDE
7	ALU設計	ALU design	C6	ACDE
8	DATA PATH設計	Data Path design	C6	ACDE

#### 教學目標之教學方法與評量方法

序號	教學目標	教學方法	評量方法
1	硬體描述語言入門	講述、實作	紙筆測驗、實作、報告、上課表現
2	正反器設計	講述、實作	紙筆測驗、實作、報告、上課表現
3	認識可程式規劃元件PLD, FPGA	講述、實作	紙筆測驗、實作、報告、上課表現

4	暫存器設計	講述、實作	紙筆測驗、實作、報告、上課表現
5	狀態機設計	講述、實作	紙筆測驗、實作、報告、上課表現
6	計數器設計	講述、實作	紙筆測驗、實作、報告、上課表現
7	ALU設計	講述、實作	紙筆測驗、實作、報告、上課表現
8	DATA PATH設計	實作	紙筆測驗、實作、報告、上課表現

本課程之設計與教學已融入本校校級基本素養

淡江大學校級基本素養	內涵說明
◇ 全球視野	
◇ 洞悉未來	
◆ 資訊運用	
◆ 品德倫理	
◆ 獨立思考	
◇ 樂活健康	
◆ 團隊合作	
◇ 美學涵養	

授課進度表

週次	日期起訖	內容 (Subject/Topics)	備註
1	101/09/10~ 101/09/16	VHDL基本語法(一)	
2	101/09/17~ 101/09/23	VHDL基本語法(二)	
3	101/09/24~ 101/09/30	組合電路-解碼器和編碼器	
4	101/10/01~ 101/10/07	組合電路-多工器和解多工器	
5	101/10/08~ 101/10/14	RS正反器	
6	101/10/15~ 101/10/21	JK正反器, D、T正反器	
7	101/10/22~ 101/10/28	主僕、觸發正反器	

8	101/10/29~ 101/11/04	可程式規劃元件PLD, FPGA	
9	101/11/05~ 101/11/11	上機考試	
10	101/11/12~ 101/11/18	期中考試週	
11	101/11/19~ 101/11/25	激勵表	
12	101/11/26~ 101/12/02	狀態機	
13	101/12/03~ 101/12/09	暫存器, 位移暫存器	
14	101/12/10~ 101/12/16	計數器, BCD計數器	
15	101/12/17~ 101/12/23	ALU設計(+-* / 邏輯, 左移, 右移, 左旋轉, 右旋轉, 旗號)	
16	101/12/24~ 101/12/30	DATA PATH設計	
17	101/12/31~ 102/01/06	上機考試	
18	102/01/07~ 102/01/13	期末考試週	
修課應 注意事項			
教學設備	電腦、投影機		
教材課本	自製講義		
參考書籍	系統晶片設計 使用QuartusII		
批改作業 篇數	篇 (本欄位僅適用於所授課程需批改作業之課程教師填寫)		
學期成績 計算方式	◆出席率： % ◆平時評量：20.0 % ◆期中評量：25.0 % ◆期末評量：25.0 % ◆其他〈作業小考〉：30.0 %		
備 考	「教學計畫表管理系統」網址： <a href="http://info.ais.tku.edu.tw/csp">http://info.ais.tku.edu.tw/csp</a> 或由教務處首頁〈網址： <a href="http://www.acad.tku.edu.tw/index.asp/">http://www.acad.tku.edu.tw/index.asp/</a> 〉教務資訊「教學計畫表管理系統」進入。 <b>※不法影印是違法的行為。請使用正版教科書，勿不法影印他人著作，以免觸法。</b>		